Docket No.: 61352-065 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Hiroshi KANNO : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: December 17, 2003 : Examiner:

For: TRANSMISSION LINE AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-224651, filed August 1, 2002

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:prg Facsimile: (202) 756-8087

Date: December 17, 2003

WDC99 853100-1.061352.0065

61352-065 Kanno December 18,2003

日本国特許庁 JAPAN PATENT OFFICE

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年 8月 1日

出願番号 Application Number:

特願2002-224651

[ST. 10/C]:

[J P 2 0 0 2 - 2 2 4 6 5 1]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 8月14日

特許庁長官 Commissioner, Japan Patent Office







【書類名】

特許願

【整理番号】

2033840094

【提出日】

平成14年 8月 1日

【あて先】

特許庁長官

【国際特許分類】

G01R 1/067

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】

菅野 浩

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

弘 前田

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山

廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】

100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 伝送線路及び半導体集積回路装置

【特許請求の範囲】

【請求項1】 基板と、

上記基板の上に形成された誘電体層と、

上記誘電体層に接して形成された信号配線と、

上記誘電体層を挟んで上記信号配線に対向する容量抵抗体層と、

上記容量抵抗体層に接続される接地導体とを備え、

上記容量抵抗体層は、上記接地導体よりも導電率が低い導体材料によって構成 されていることを特徴とする伝送線路。

【請求項2】 請求項1記載の伝送線路において、

上記容量抵抗体層は、クロム、ニッケルクロム合金、タリウム、クロムー酸化 珪素複合体、チタン、不純物含有半導体から選ばれた少なくとも1つの材料によって構成されていることを特徴とする伝送線路。

【請求項3】 請求項1又は2記載の伝送線路において、

上記容量抵抗層の導電率は、1000 (S/m)以上で 1×10^7 (S/m)以下であることを特徴とする伝送線路。

【請求項4】 請求項1~3のうちいずれか1つに記載の伝送線路において

上記信号配線は、上記誘電体層の上に形成されており、


上記容量抵抗層は、上記基板と上記誘電体層との間に介在していることを特徴 とする伝送線路。

【請求項5】 請求項1~3のうちいずれか1つに記載の伝送線路において

上記信号配線は、上記基板と上記誘電体層との間に形成されており、

上記容量抵抗層は、上記誘電体層の上に形成されていることを特徴とする伝送 線路。

【請求項6】 請求項1~5のうちいずれか1つに記載の伝送線路において



【請求項7】 請求項1~5のうちいずれか1つに記載の伝送線路において

上記接地導体は、上記基板の裏面に設けられていることを特徴とする伝送線路。

【請求項8】 少なくとも1つの能動素子が配置される主信号回路と、伝送 線路を有し、上記主信号回路にバイアスを供給するためのバイアス供給回路とを 備えた半導体集積回路装置において、

上記伝送線路は、

基板と、

上記基板の上に形成された誘電体層と、

上記誘電体層に接して形成された信号配線と、

上記誘電体層を挟んで上記信号配線に対向する容量抵抗体層と、

上記容量抵抗体層に接続される接地導体とを備え、

上記容量抵抗体層は、上記接地導体よりも導電率が低い導体材料によって構成 されていることを特徴とする半導体集積回路装置。

【請求項9】 請求項8記載の半導体集積回路装置において、

上記容量抵抗体層は、クロム、ニッケルクロム合金、タリウム、クロムー酸化 珪素複合体、チタン、不純物含有半導体から選ばれた少なくとも1つの材料によって構成されていることを特徴とする半導体集積回路装置。

【請求項10】 請求項8又は9記載の半導体集積回路装置において、

上記信号配線は、上記誘電体層の上に形成されており、

上記容量抵抗層は、上記基板と上記誘電体層との間に介在していることを特徴 とする半導体集積回路装置。

【請求項11】 請求項8又は9記載の半導体集積回路装置において、

上記信号配線は、上記基板と上記誘電体層との間に形成されており、

上記容量抵抗層は、上記誘電体層の上に形成されていることを特徴とする半導 体集積回路装置。

3/

【請求項12】 請求項8~11のうちいずれか1つに記載の半導体集積回路装置において、

上記接地導体は、上記誘電体層の上に設けられていることを特徴とする半導体 集積回路装置。

【請求項13】 請求項8~11のうちいずれか1つに記載の半導体集積回路装置において、

上記接地導体は、上記基板の裏面に設けられていることを特徴とする半導体集 積回路装置。

【請求項14】 請求項8~13のうちいずれか1つに記載の半導体集積回路装置において、

上記半導体集積回路装置は、上記少なくとも1つの能動素子として1つの増幅 用トランジスタを有する1段の高周波増幅器であり、

上記バイアス供給回路は、上記主信号回路の上記能動素子よりも前段側である 入力側回路と、上記主信号回路の上記能動素子よりも後段側である出力側回路と のうち少なくとも1つのバイアス供給回路であることを特徴とする半導体集積回 路装置。

【請求項15】 請求項8~13のうちいずれか1つに記載の半導体集積回路装置において、

上記半導体集積回路装置は、上記少なくとも1つの能動素子として複数の増幅 用トランジスタを有する複数段の高周波増幅器であり、

上記バイアス供給回路は、上記主信号回路の上記能動素子よりも前段側である 入力側回路と、上記主信号回路の上記能動素子よりも後段側である出力側回路と 、上記複数の増幅用トランジスタ間の段間回路とのうち少なくとも1つのバイア ス供給回路であることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、マイクロ波帯域、ミリ波帯域などにおける高周波信号を扱う伝送線路、伝送線路を備えた半導体集積回路装置に関するものである。



【従来の技術】

従来、マイクロ波帯域、ミリ波帯域などにおける高周波信号を搬送波として用いる通信装置内において、能動デバイスへ給電するためのバイアス供給回路としては、マイクロストリップ線路やコプレーナ線路などの伝送線路を利用するのが一般的である。

[0003]

図20(a), (b)は、それぞれ一般的なマイクロストリップ線路, コプレーナ線路の構造を概略的に示す断面図である。

[0004]

図20(a)に示すように、マイクロストリップ線路構造は、誘電体基板10 1と、誘電体基板101の上面に設けられた信号配線102と、誘電体基板10 1の裏面に設けられ、誘電体基板101を挟んで信号配線に対向する接地導体膜 103とを備えている。

[0005]

図20(b)に示すように、コプレーナ線路構造は、誘電体基板101と、誘電体基板101の上面に設けられた信号配線102と、誘電体基板101の上面に設けられ、信号配線102とは所定の間隙を隔てて対向する1対の接地導体膜104とを備えている。

[0006]

そして、通信装置の主信号回路には、主信号回路に共通の電圧を供給するための任意の個数のバイアス端子が、図20(a),(b)に示すような伝送線路を有するバイアス供給回路を介して電気的に接続されている。この通信装置は、伝送線路,能動素子,受動素子などを共通の誘電体基板上に設けた半導体集積回路装置であるマイクロ波モノリシック集積回路(以下、MMICという)及びこれに付随する周辺回路によって構成されていることが多い。

[0007]

一般に、通信装置であるモジュール内においては、搬送波を効率よく伝送する 必要がある。そのためには、MMICやバイアス供給回路を搭載する誘電体基板 が低損失の材料によって構成されていることや、信号配線が高導電率(低抵抗) の材料によって構成されていることなどが必要とされる。

[0008]

そこで、低損失であるガリウム砒素などを誘電体基板材料として用い、伝送線路,能動素子,受動素子などを共通の誘電体基板上に設けたMMICも知られている。

[0009]

図21は、第1の従来の高周波増幅器として機能するモジュール中の出力側の回路構成を示すブロック回路図である。同図に示すモジュール内において、MMICは、能動素子111と、出力端子Toutと、能動素子111と出力端子Toutとを互いに電気的に接続する主信号線路112a,112bと、DC阻止キャパシタ118とを有する主信号回路110を備えている。そして、主信号回路110において、入力部(図示せず)で受けた入力信号を能動素子111によって増幅などした後、能動素子111の出力信号を主信号線路112a,112bを通過させて出力端子Toutから出力するように構成されている。また、MMICは、主信号線路112a,112bの中間部位から分岐する短絡スタブ113と、短絡スタブ113と接地との間に介設された第1のバイパスコンデンサ114とを備えている。さらに、モジュール全体には、MMICに電源電圧を供給するためのバイアス供給回路120Aが設けられており、該バイアス供給回路120Aは、DCの電源電圧を供給するためのバイアス端子Tvdと、2つの伝送線路115,116と、伝送線路115,116間の部位と接地との間に介設された第2のバイパスコンデンサ117とを備えている。

$[0\ 0\ 1\ 0]$

ここで、短絡スタブ113は、主信号回路110のRF整合回路として機能するとともに、バイアス供給回路120Aの一部としても機能している。第1のバイパスコンデンサ114の容量値C1は、設計周波数帯域に含まれる高周波信号が短絡処理されるように設定される。第2のバイパスコンデンサ117の容量値C2は低周波数帯域に含まれる高周波信号が短絡処理されるよう大きな値に設定され、この例では、チップコンデンサとして外付けされている。

[0011]

一般に、通信装置においては、主信号回路110からバイアス端子Tvdまでの間の配線経路(バイアス供給回路)において高周波信号が短絡処理されていないと、バイアス供給回路に高周波信号が漏洩するおそれがある。例えば多段増幅器においては、後段増幅器から前段増幅器へ正帰還を起こすよう該伝送線路で接続すると寄生発振を引き起こすおそれがある。そこで、図21に示すモジュールにおいては、バイアス供給回路120A中の伝送線路115をバイパスコンデンサ114,117を挟んで接地するシャントを設けることで、高周波信号中の高周波数成分や低周波数成分を短絡処理するようにしている。

$[0\ 0\ 1\ 2\]$

【発明が解決すべき課題】

しかしながら、上記従来の伝送線路や、伝送線路を有する通信装置において、 まだまだ解決すべき課題が多い。

[0013]

たとえば、図21に示すモジュール(増幅器)においては、主信号回路110からバイアス端子Tvdまでの間の配線経路において高周波信号が全高周波帯域で十分に短絡処理されているわけではない。そのために、伝送線路により接続される各素子間や各端子間の高周波分離特性が満足できないという課題があった。数十MHz程度の低周波帯域を短絡処理するべく設計された高容量値のチップコンデンサ(例えば図21に示す第2バイパスコンデンサ117)は、接地容量などの寄生成分を有するため数GHz程度以上の高周波帯域を短絡処理することは困難である。そのために、例えば第1のバイパスコンデンサ114のキャパシタンスとバイアス供給回路の伝送線路115,116が有するインダクタンスによって共振が生じることがある。そのとき、伝送線路115に定在波が立って放射が起きるため、共振周波数においては周辺回路と意図しない結合が起きるおそれがある。また、短絡スタブ113に接続される主信号回路110における信号の通過特性は、共振周波数において意図せず改善されてしまう。このため、増幅器全体の特性としても、共振周波数において不要な利得のピークが発生することになる。

[0014]

図22は、上記共振のQ値低減のための構造を付加した第2の従来の高周波増幅器(モジュール)中の出力側の回路構成を示すブロック回路図である。図22に示すように、バイアス供給回路120Bの伝送線路115a,115bに、抵抗値R1の抵抗体119を介在させることにより、低周波数成分を減衰させて不安定性を改善するように構成されている。

[0015]

しかし、図22に示す構成では、低周波数成分を除去するためには抵抗体119の電気抵抗値を大きく設定する必要があり、その場合には、バイアス端子Tvdから供給される電源電圧の電圧降下が大きくなる。すなわち、MMICの駆動電圧を低下させるために、MMICにおける増幅効率を悪化させる等の不具合を招くおそれがある。

$[0\ 0\ 1\ 6]$

図23は、文献(チェン他著:"One Watt Q-Band Class A Pseudomorphic HE MT MMIC Amplifier",1994年 IEEE MTT-S ダイジェスト p.p.805-808参照)に開示される,共振のQ値低減のための別の構造を付加した第3の従来の高周波増幅器(モジュール)中の出力側の回路構成を示すブロック回路図である。この例では、バイパス供給回路をRC直列回路123で並列に短絡処理する方法がとられている。図23に示す高周波増幅器において、図22に示す第2の従来の高周波増幅器の出力回路との相違点は、第1のバイパスコンデンサ114と第2のバイパスコンデンサ117との間には、接地に接続される第3のバイパスコンデンサ122が並列に配置されており、伝送線路115a-115b間の部位と第3のバイパスコンデンサ122との間に、抵抗値R2の抵抗体121が配置されていることである。言い換えると、安定化回路として機能するRC直列回路123がバイアス供給回路120Cの一部位と接地との間に挿入された構成である。

[0017]

ここで、第3のバイパスコンデンサ122の容量値C3は、第1, 第2のバイパスコンデンサ114, 117によって短絡されない中間周波数帯域の高周波信

号が短絡されるよう設定される。また、抵抗体121を介設しているのは、設計 周波数帯域よりも低い低周波帯域の高周波信号における不要利得を低減し、高周 波増幅器の安定度を向上させるべく、中間周波数帯域の高周波信号に損失を与え て短絡処理するためである。

[0018]

しかしながら、図23に示す高周波増幅器においては、中間周波数帯域の高周 波信号を短絡処理するために十分な容量値のバイパスコンデンサ122と、抵抗 体121とを図21に示す高周波増幅器に追加して配置する必要が生じ、モジュ ール全体の回路面積の増大を招くことから好ましくない。

[0019]

また、マイクロストリップ線路を伝送線路とする高周波増幅器においては、接地回路としてバイアホールをも追加配置する必要が生じ、回路面積をさらに増大させることになり、好ましくない。

[0020]

また、図23に示す高周波増幅器において、RC直列回路123を他の回路素子に近接して配置すると、隣接する他の回路(例えば主信号回路110)との電磁気的結合が生じ、高周波増幅器が不安定になるという不具合も生じるおそれがあった。これを回避すべく、RC直列回路123を主信号回路110から遠ざけて配置する方法も考えられるが、そうすると、回路面積をさらに増大させることになり、好ましくない。

[0021]

上述のような不具合は、増幅器だけでなく、ミキサ(混合器), 周波数逓倍器 , スイッチ, アッテネータ, 分周器, 直交変調器等の半導体集積回路装置全般に 共通の不具合である。

[0022]

本発明の目的は、伝送線路に接続される端子同士の間の高周波分離特性を改善するための伝送線路と、高周波特性が優れ小型化の可能な半導体集積回路装置と を提供することにある。

[0023]

【課題を解決するための手段】

本発明の伝送線路は、基板と、上記基板の上に形成された誘電体層と、上記誘電体層に接して形成された信号配線と、上記誘電体層を挟んで上記信号配線に対向する容量抵抗体層と、上記容量抵抗体層に接続される接地導体とを備え、上記容量抵抗体層は、上記接地導体よりも導電率が低い導体材料によって構成されている。

[0024]

これにより、伝送線路において、誘電体層を挟んで相対向する信号配線と容量抵抗体層との各部分によって、容量と抵抗とからなる多数のRC直列成分が並列に配置された分布定数回路が形成されるので、バイアス供給回路を流れる信号の高周波数成分が減衰する機能が得られる。したがって、バイアス供給回路を高周波信号を扱う回路に接続した場合に、当該回路からバイアス供給回路に漏洩する高周波電力を効率よく低減することができる。言い換えると、伝送線路が接続される端子間の高周波分離特性を向上させることができる。

[0025]

上記容量抵抗体層は、クロム、ニッケルクロム合金、タリウム、クロムー酸化 珪素複合体、チタン、不純物含有半導体から選ばれた少なくとも1つの材料によって構成されていることが好ましい。

[0026]

上記容量抵抗層の導電率は、1000 (S/m)以上で 1×10^7 (S/m)以下であることが好ましい。

[0027]

上記伝送線路として、上記信号配線は、上記誘電体層の上に形成されており、 上記容量抵抗層は、上記基板と上記誘電体層との間に介在している構造を採ることができる。

[0028]

また、上記伝送線路として、上記信号配線は、上記基板と上記誘電体層との間に形成されており、上記容量抵抗層は、上記誘電体層の上に形成されている構造を採ることができる。

[0029]

上記接地導体が、上記誘電体層の上に設けられている場合には、コプレーナ線 路構造を有する高周波回路に適した伝送線路が得られる。

[0030]

上記接地導体が上記基板の裏面に設けられている場合には、マイクロストリップ線路構造を有する高周波回路に適した伝送線路が得られる。

[0031]

本発明の半導体集積回路装置は、少なくとも1つの能動素子が配置される主信 号回路と、伝送線路を有し、上記主信号回路にバイアスを供給するためのバイア ス供給回路とを備えた半導体集積回路装置において、上記伝送線路は、基板と、 記基板の上に形成された誘電体層と、上記誘電体層に接して形成された信号配線 と、上記誘電体層を挟んで上記信号配線に対向する容量抵抗体層と、上記容量抵 抗体層に接続される接地導体とを備え、上記容量抵抗体層は、上記接地導体より も導電率が低い導体材料によって構成されている。

[0032]

これにより、伝送線路において、誘電体層を挟んで相対向する信号配線と容量 抵抗体層との各部分によって、容量と抵抗とからなる多数のRC直列成分が並列 に配置された分布定数回路が形成されるので、バイアス供給回路を流れる信号の 高周波数成分が減衰する機能が得られる。したがって、主信号回路からバイアス 供給回路に漏洩する高周波電力を効率よく低減することができるので、主信号回 路の高周波特性の向上を図ることができる。その場合、上記伝送線路により、大 きなキャパシタを設けることなく上述の効果を発揮しうるので、半導体集積回路 装置の小型化を図ることができる。

[0033]

上記容量抵抗体層は、クロム,ニッケルクロム合金,タリウム,クロムー酸化 珪素複合体,チタン,不純物含有半導体から選ばれた少なくとも1つの材料によって構成されていることが好ましい。

[0034]

上記半導体集積回路装置として、上記信号配線は、上記誘電体層の上に形成さ

れており、上記容量抵抗層は、上記基板と上記誘電体層との間に介在している構造を採ることができる。

[0035]

上記半導体集積回路装置として、上記信号配線は、上記基板と上記誘電体層との間に形成されており、上記容量抵抗層は、上記誘電体層の上に形成されている 構造を採ることができる。

[0036]

上記接地導体が上記誘電体層の上に設けられている場合には、コプレーナ線路 構造を有する高周波回路に適した構造が得られる。

[0037]

上記接地導体が上記基板の裏面に設けられている場合には、マイクロストリップ線路構造を有する高周波回路に適した構造が得られる。

[0038]

上記半導体集積回路装置が、上記少なくとも1つの能動素子として1つの増幅 用トランジスタを有する1段の高周波増幅器である場合には、上記バイアス供給 回路は、上記主信号回路の上記能動素子よりも前段側である入力側回路と、上記 主信号回路の上記能動素子よりも後段側である出力側回路とのうち少なくとも1 つのバイアス供給回路であればよい。

[0039]

上記半導体集積回路装置が、上記少なくとも1つの能動素子として複数の増幅 用トランジスタを有する複数段の高周波増幅器である場合には、上記バイアス供 給回路は、上記主信号回路の上記能動素子よりも前段側である入力側回路と、上 記主信号回路の上記能動素子よりも後段側である出力側回路と、上記複数の増幅 用トランジスタ間の段間回路とのうち少なくとも1つのバイアス供給回路であれ ばよい。

[0040]

【発明の実施の形態】

(第1の実施の形態)

図1は、本発明の第1の実施形態の伝送線路の構成を概略的に示す断面図であ

る。

[0041]

同図に示すように、本実施形態の伝送線路は、誘電体基板1と、誘電体基板1 の上面上に設けられた誘電体膜2と、誘電体膜2の上面上に設けられた第1導体 材料からなる信号配線3と、誘電体基板1と誘電体膜2との間に介在し信号配線 3とは誘電体膜2を挟んで対向する,第2導体材料からなる容量抵抗体層4と、 誘電体膜2の上面上に設けられ、信号配線3と所定の間隙を隔てて対向する1対 の接地導体5と、誘電体膜2を貫通して容量抵抗体層4と接地導体5とを互いに 接続する貫通電極6とを備えている。

[0042]

ここで、第2導体材料は、第1導体材料と比較して導電率が低い材料であり、 導電率が高い信号配線3は外部回路に接続されている。

[0043]

- 実施例1-

本発明の第1の実施形態の実施例1として、図1に示す構造の伝送線路を以下の条件で作成した。誘電体基板1を厚さ500μm,誘電率13のガリウム砒素(GaAs)により構成し、誘電体膜2を厚さ1μm,誘電率7の窒化珪素(SiN)により構成し、信号配線3と接地導体5とを導電率30000000(S/m)、厚さ5μmの金により構成した。また、ガリウム砒素からなる誘電体基板1の表面部に基板表面の厚さ0.2μm,導電率40000(S/m)の不純物拡散層を形成し、この不純物拡散層を容量抵抗体層4として用いた。信号配線3の配線幅は20μmとし、容量抵抗体層4の配線幅を100μmとし、誘電体膜2を挟んで、信号配線3と容量抵抗体層4との各中心線が対向するように配置した。また、信号配線3と容量抵抗体層4との各中心線が対向するように配置した。また、信号配線3と接地導体5との間の距離は30μmとしている。また、接地導体5と外部高周波グラウンド(図示せず)との間は、多数のワイヤボンディングにより200μm間隔ごとに電気的に接続し、接地導体5の高周波接地機能を強化した。誘電体膜2を貫通する半径5μmの貫通電極6を金により形成し、100μm間隔ごとに接地導体5と容量抵抗体層4との間を接続し、容量抵抗

体層4を短絡処理した。

[0044]

図2は、実施例1の伝送線路の通過損失の周波数依存特性を示すデータである。同図における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に-1を乗じた値になっている。同図に示すように、実施例1の伝送線路の通過損失は、1GHzで1.1dB、5GHzでは14.2dB、10GHzでは30.4dBであった。

[0045]

一比較例1-

実施例1との通過損失の比較のために、比較例1の伝送線路を作成した。比較例1の伝送線路においては、図1に示す容量抵抗体層4や貫通電極6は設けずに、つまり、一般的なコプレーナ線路のみの構造とし、他の部材の材質や寸法は、実施例1と同様としている。比較例1の伝送線路5mm長あたりの損失は、1GHzで0.1dB、5GHzで0.2dB、10GHzで0.3dBであり、高周波信号を減衰させることが確認された。また、実施例1と比較例1の各伝送線路との間において、直流抵抗値に変化がなかったことはいうまでもない。

[0046]

よって、本実施形態の伝送線路により、直流電力を減衰させることなく、高周 波電力を減衰させることができる。つまり、本実施形態の伝送線路をバイアス回 路に配置することにより、能動素子が配置された回路から周辺回路に漏れる高周 波電力を減衰させることができ、バイアス供給回路を備えた高周波特性の優れた 半導体集積回路装置を構成することができる。

[0047]

-本発明の原理-

以下、本発明の伝送線路における高周波信号が減衰する原理について説明する。図3(a),(b)は、それぞれ順に、従来の伝送線路と本発明の伝送線路との等価回路図である。図3(a)に示すように、従来の伝送線路の高周波領域における等価回路は、単位長さあたりの信号配線(図1に示す信号配線3)と接地導体(図1に示す接地導体5)との間のキャパシタンスCdと、信号伝送時の単

位長さあたりの信号位相変化を表すインダクタンス Ldとがそれぞれ分布して存在する回路となる。

[0048]

一方、図3(b)に示すように、本発明の伝送線路においては、信号配線3と接地導体5との間に導電率の低い容量抵抗体層4が介在している。図3(b)の紙面に垂直な方向において、容量抵抗体層4及び信号配線3の相対向する各部分同士の間にキャパシタンスCaddが生じ、信号配線3の各部分毎に誘導Ldが生じ、容量抵抗体層4の各部分ごとに抵抗Raddが生じている。そして、図3(b)に示す紙面に平行な方向においては、この抵抗Raddが接地(接地導体5)とキャパシタンスCaddとの間に介在するので、信号の減衰機能が向上することになる。この場合、信号配線3と容量抵抗体層4との相対向する各部分は、明確に区画されているわけではなく、連続している。ただし、図1に示す貫通電極6がある間隔毎に設けられている場合には、貫通電極6ごとに各部分が存在していると考えることができる。

[0049]

ここで、信号配線3と容量抵抗体層4との間のキャパシタ(キャパシタンスC add)はシャントのキャパシタンスとして機能しており、キャパシタの容量に応じて定まる所定周波数よりも低い低周波数帯域の信号を遮断して、所定周波数以上の高周波数帯域の信号を通過させるフィルタとして機能するキャパシタの特徴を考慮すると、低周波数帯域まで本発明の効果(電力の減衰)を維持するためには、キャパシタンスCadd の値を高く設定することが有効であることが分かる。そして、キャパシタンスCadd の値を高く設定するためには、誘電体膜2を構成する材料の誘電率を高く設定すること、誘電体膜2の厚さを薄く設定すること、信号配線3および容量抵抗体層4の配線幅を広く設定することが有効である。

[0050]

一方、抵抗値Radd は、容量抵抗体層4のシート抵抗、すなわち容量抵抗体層4を構成する第2導体材料の導電率、および容量抵抗体層4の厚さに依存する。また、信号配線3と容量抵抗体層4との間のキャパシタとして機能している領域から接地導体5に接続される領域までの距離にも大きく依存する。以上の原理を

もとに、キャパシタンス Cadd と抵抗値 Radd との値を実効的に変化させて、本 発明の伝送線路の有利な効果を得た各実施例を以下に示す。

[0051]

- 実施例2-

第1の実施形態の実施例 2 として、実施例 1 における信号配線 3 の幅を 5 0 μ mに、容量抵抗体層 4 の幅を 1 0 0 μ mとした伝送線路を作成した。信号配線 2 と接地導体 5 との間の距離は 1 5 μ mとしている。その他の条件は、実施例 1 と同様である。

[0052]

図4は、実施例2の伝送線路の通過損失の周波数依存性を示すデータである。同図における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に-1を乗じた値になっている。同図に示すように、実施例2の伝送線路5mm長あたりの伝送損失は、1GHzで2.1dB、5GHzで15.2dB、10GHzで29.2dBであった。ここで、1GHzに対する伝送損失が増加したのは、信号配線3の幅の増大により容量抵抗体層4との間に生じるキャパシタンスが増加し、低周波帯域の信号に対しても本発明による作用効果が強く発揮されたからである。一方、10GHzに対する伝送損失が実施例1と比較して若干減少したのは、信号配線3の幅の増加に伴い信号配線3と容量抵抗体層4とが対向する領域の面積が増えたことにより、該対向領域と容量抵抗体層4のうちの対向領域を除く領域の幅が減少し、短絡処理される前に高周波信号に印加される抵抗値が減少したことによるものである。

[0053]

- 実施例3-

第1の実施形態の実施例 3 として、実施例 1 における誘電体膜 2 の厚みを信号配線 3 と容量抵抗体層 4 とが相対向する領域のみ、1 μ mから 0. 2 μ mへと薄くした伝送線路を作成した。実施例 1 における信号配線 3 の幅を 5 0 μ mに、容量抵抗体層 4 の幅を 1 0 0 μ mとした。信号配線 2 と接地導体 5 との間の距離は 1 5 μ mとしている。その他の条件は、実施例 1 と同様である。

[0054]

図5は、実施例3の伝送線路の通過損失の周波数依存性を示すデータである。同図における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に-1を乗じた値になっている。同図に示すように、実施例3の伝送線路5mm長あたりの伝送損失は、1GHzで2.8dB、5GHzで18.2dB、10GHzで33.2dBであった。ここで、本実施例における伝送損失が増加したのは、信号配線3と容量抵抗体層4との間の距離の低減により、信号配線3と容量抵抗体層4との間に生じるキャパシタンスが増加し、本発明の作用効果が増大したからである。

[0055]

- 実施例4-

第1の実施形態の実施例4として、実施例1における誘電体膜2を窒化珪素膜からチタン酸ストロンチウム膜へと変更した伝送線路を作成した。その他の条件は実施例1と同様である。

[0056]

図6は、実施例4における伝送線路の通過損失の周波数依存性を示すデータである。同図における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に-1を乗じた値になっている。同図に示すように、実施例4の伝送線路5mm長あたりの伝送損失は、1GHzで18.2dB、5GHzで36.1dB、10GHzで50dB以上であった。ここで、本実施例の伝送線路において、特に1GHzに対する伝送損失が増加したのは、誘電体膜2の誘電率が実施例1では7であったのに比べ、本実施例では150に増大し、信号配線3と容量抵抗体層4との間に生じるキャパシタンスが増大したことに起因している。

[0057]

(第2の実施形態)

第1の実施形態では、接地導体5が誘電体膜2の上面に設けられていたが、本 実施形態では、接地導体を誘電体基板の下面に設ける構造とする。

[0058]

図7は、第2の実施形態の伝送線路の構造を示す断面図である。同図に示すよ

うに、本実施形態の伝送線路は、誘電体基板1と、誘電体基板1の上面上に設けられた誘電体膜2と、誘電体膜2の上面上に設けられた第1導体材料からなる信号配線3と、誘電体基板1と誘電体膜2との間に介在し、信号配線3とは誘電体膜2を挟んで対向する,第2導体材料からなる容量抵抗体層4と、誘電体膜2の下面上に設けられた接地導体11と、誘電体膜2を貫通して容量抵抗体層4と接地導体11とを互いに接続する貫通電極6とを備えている。

[0059]

また、接地導体11は、はんだ12を介して外部高周波グラウンド13に全面で接続されており、接地導体11の高周波接地機能が強化されている。

[0060]

本実施形態の伝送線路においては、第1の実施形態において信号配線3と接地 導体5との間に形成されるコプレーナ線路が存在していない。コプレーナ線路が 存在している場合には、信号配線3と接地導体5の間の空間に電界が存在し、キャパシタンスが現れる。その結果、各要素の材料や寸法によっては、容量抵抗体 層4のキャパシタ成分と抵抗成分を介して短絡処理するという発明本来の作用が 薄れるおそれがある。それに対し、本実施形態では、信号配線3と接地導体11 とは容量抵抗体層4を挟んで遠く離れているので、各要素の寸法や材料に拘わら ず、信号配線3と接地導体11との間に、大きなキャパシタンスが現れることが ない。

$[0\ 0\ 6\ 1]$

- 実施例5-

ここで、第2の実施形態の実施例として、信号配線3,誘電体膜2,誘電体基板1及び接地導体11の厚みや材質を第1の実施形態の実施例1と同じとし、貫通電極6の電極径,材料及び形成周期を第1の実施形態の実施例1と同じとした実施例5の伝送線路を作成した。

[0062]

図8は、第2の実施形態の実施例(実施例5)における伝送線路の通過損失の 周波数依存性を示すデータである。同図における縦軸は、高周波信号の通過時に 伝送線路において生じる実効的な損失を示しており、最大有能電力利得に-1を 乗じた値になっている。同図に示すように、本実施例の伝送線路5mm長あたりの通過損失は、1GHzで1.4dB、5GHzで15.0dB、10GHzで30.6dBであった。すなわち、本実施例においては、第1の実施例の実施例1とほぼ同様の高周波減衰特性が得られ、容量抵抗体層4と接地導体11との接続方法の変化によっても本発明の作用効果が維持されていることが示された。

[0063]

(第3の実施形態)

図9は、本発明の第3の実施形態の伝送線路の構成を概略的に示す断面図である。

[0064]

同図に示すように、本実施形態の伝送線路は、誘電体基板1と、誘電体基板1 の上面上に設けられた第1導体材料からなる信号配線3と、誘電体基板2及び信 ,号配線3を覆う誘電体膜2と、誘電体膜2の上面上に設けられ信号配線3とは誘 電体膜2を挟んで対向する,第2導体材料からなる容量抵抗体層21と、誘電体 膜2の上面上から誘電体基板1の下面に亘って設けられ、容量抵抗体層21に接 続される接地導体22とを備えている。

$[0\ 0\ 6\ 5]$

つまり、本実施形態の伝送線路は、第1の実施形態の伝送線路において信号配線3を誘電体膜2の上面に容量抵抗体層4を誘電体膜2の下面に設けていた構造をいわば逆転し、誘電体膜2の下面に信号配線3を設け、誘電体膜2の上面に容量抵抗体層21を設けたものと捉えることができる。

[0066]

[0067]

- 実施例 6 -

第3の実施形態の実施例として、誘電体基板1,誘電体膜2の材料は第1の実施例1と同じで、信号配線3を厚さ0.2μm,導電率2000000(S/m)の金により構成し、容量抵抗体層21を厚さ20nm,導電率150000(S/m)のニッケルクロム合金を用いた実施例6の伝送線路を作成した。ニッケルクロム合金膜の形成は、例えば、ニッケル70%,クロム30%の組成比の合金を電子ビーム蒸着し、毎分1000オングストロームの成長速度で成膜することにより行なう。信号配線3と容量抵抗体層21との配線幅は第1の実施形態の実施例1と同じである。接地導体22の材料や誘電体膜2の上面における配置領域は、第1の実施形態の実施例1と同じである。ただし、高周波特性の測定のためには、外部回路と信号配線3とを接続する必要があるため、誘電体膜2を貫通して信号配線3に接続される貫通電極を形成し、信号配線3の信号を誘電体膜2の下面から上面に取り出して測定を行なった。

[0068]

図10は、第3の実施形態の実施例(実施例6)における伝送線路の通過損失の周波数依存性を示すデータである。同図における縦軸は、高周波信号の通過時に伝送線路において生じる実効的な損失を示しており、最大有能電力利得に−1を乗じた値になっている。同図に示すように、本実施例の伝送線路5mm長あたりの通過損失は、1GHzで1.0dB、5GHzで12.0dB、10GHzで20.6dBであった。本実施例では、第1の実施形態の実施例1とほぼ同様の高周波減衰特性が得られ、容量抵抗体層と接地導体の接続方法の変化や、信号配線と容量抵抗体層と誘電体膜との関係の変化によっても本発明の効果が失われないことが示された。

[0069]

なお、第1の実施形態の実施例1や第3の実施形態の実施例(実施例5)の構造の伝送線路において、誘電体膜のさらに上面や誘電体基板の下面に任意の総数の誘電体層が配置された場合においても、本発明の効果が失われていない。

[0070]

また、本発明の伝送線路を通信装置内で使用する増幅器(半導体集積回路装置

) へのバイアス供給回路において適用することにより、各増幅器のバイアス端子 間の分離特性が向上したことを確認した。また、寄生発振の低減、増幅器のより 安定な動作が確認された。

[0071]

ここで、第1~第3の実施形態における容量抵抗体層としては、上述の不純物 拡散層(不純物含有半導体層)やニッケルクロム合金膜の他、クロム膜, 鉄ーク ロム合金膜, タリウム膜, クロムー酸化珪素の複合体膜, チタン膜などの抵抗体 材料を用いることができる。また、ポリシリコンなどの多結晶半導体膜, 非晶質 半導体膜を用いることも可能である。

[0072]

(第4の実施形態)

図11は、本発明の第4の実施形態における高周波増幅器として機能する半導体集積回路(MMIC)中の出力回路及びバイアス回路の構成を示すブロック回路図である。

[0073]

同図に示すMMICは、能動素子31と、出力端子Tout と、能動素子31と出力端子Tout とを互いに電気的に接続する主信号線路32a,32bと、主信号線路32bと出力端子Tout との間に介設されたDC阻止キャパシタ38と、主信号線路32a,32bの中間部位から分岐する短絡スタブ33と、短絡スタブ33と接地との間に介設された第1のバイパスコンデンサ34と、DCの電源電圧を供給するためのバイアス端子Tvdと、第1,第2伝送線路35,36と、第2伝送線路36-バイアス端子Tvd間の部位と接地との間に介設され低周波数領域の信号をショートするための第2のバイパスコンデンサ37とを備えている。また、MMICの外部には、バイアス端子Tvdに供給するバイアスを制御するための外部バイアス供給回路39と、外部バイアス端子Tvoとが設けられている

[0074]

ここで、能動素子32,主信号線路32a,32b及びDC阻止キャパシタ3 8等により、MMICの主信号回路10が構成されている。また、主信号回路1 ○から分岐する短絡スタブ33は、RF整合回路とバイアス供給回路とを兼ねている。そして、短絡スタブ33,第1,第2の伝送線路35,36,第1,第2のバイパスコンデンサ34,37により、バイアス供給回路40が構成されている。また、図11には、図示されていないが、主信号線路32a,32b,…は、さらに任意の数の分岐する短絡スタブやDC阻止キャパシタ等の整合回路群を経て、出力端子Tout に接続されている。図11に示されている第1のバイパスコンデンサ34はMIMキャパシタである。このMIMキャパシタが短絡スタブ33と接地との間に挿入され、設計周波数帯域に対してRFショートとなるように、その容量値が設定されることにより、第1のバイパスコンデンサ34として機能している。そして、短絡スタブ33,第1,第2の伝送線路35,36,第1,第2のバイパスコンデンサ34,37によりバイアス供給回路40が構成されている。

[0075]

ここで、バイアス供給回路40の第1の伝送線路35は、一般的なマイクロストリップ線路の構造を有しており、第2の伝送線路36は、図1,図7又は図9に示される本発明の伝送線路の構造を有している。そして、第2の伝送線路36は、図3(b)に示す分布定数回路の構造を有している。

[0076]

例えば、図11の下方に例示するように、第2の伝送線路36は、第2の実施 形態における図7に示す伝送線路の構造を有している。そして、第1の伝送線路 35は、例えば第2の伝送線路35と共通の誘電体基板1(例えばGaAs基板),信号配線3及び接地導体11によって構成され、第1,第2の伝送線路35 ,36が共にはんだ12によって外部高周波グラウンド13に全面で接続されて いる。なお、第1の伝送線路35において、誘電体基板1と信号配線3との間に 誘電体膜が設けられていてもよい。

[0 0 7 7]

なお、第2の伝送線路36が図1又は図9に示す構造を有していてもよい。第 2の伝送線路が図1に示す構造を有している場合には、第1の伝送線路35がコ プレーナ線路構造を有している方が好ましい。第2の伝送線路36が図9に示す 構造を有している場合には、第2の伝送線路36においても、誘電体基板1の上に直接信号配線3を形成した後、誘電体膜2,容量抵抗体層21及び接地導体22を形成することになる。

[0078]

本実施形態の半導体集積回路装置によると、高周波電力の減衰機能の高い第2の伝送線路56を組み込むことにより、従来、寄生発振を防止するために必要とされていたコンデンサを設ける必要がなくなり、MMICの小型化を図ることができる。

[0079]

なお、第2のバイパスコンデンサ37を増幅器内に組み込むのではなく、増幅器の外部の外部バイアス供給回路39に配置してもよい。

[0080]

また、バイアス端子Tvdにおける増幅器の内部と外部との間の電気的接続には、ワイヤボンディング、バンプなどを用いた接続方法を採用することができる。

[0081]

多段増幅器の場合には、同電位で駆動する各段の能動素子へのバイアス供給回路を共用する場合には、バイアス端子Tvdが増幅器内部で共用される場合もありうる。

[0082]

従来の技術においては、設計周波数帯域より低い周波数での不要利得の低減や、安定度の向上などのために、図23に示すような、第1のバイパスコンデンサ 114とRC直列回路123とを並列配置する回路構造が広く使用されている。ここで、RC直列回路123において、抵抗121と第3のバイパスコンデンサ 122とを分布定数回路として機能させ、抵抗とコンデンサの配置順を逆転させ ることにより、図3(b)に示すような本発明の伝送線路の等価回路を得ることができ、両者が回路的には同一の効果を示しうることがわかる。

[0083]

よって、本発明の増幅器によると、第1のバイパスコンデンサ34によっては 終端されない低周波帯域の信号が、バイアス供給回路40の第2の伝送線路36 において減衰するため、安定度の向上、不要利得の低減、増幅器の外部回路へ漏 洩する信号の強度の低減が可能となることが理解しうる。

[0084]

図12は、第4の実施形態に係るGaAs系MMICである1段の増幅器全体の平面構造例を概略的に示すブロック図である。同図に示すように、MMICは、能動素子(増幅用MESFET)31と、出力端子Tout と、主信号線路32と、DC阻止キャパシタ38と、短絡スタブ33と、第1のバイパスコンデンサ34と、バイアス端子Tvdと、第1,第2伝送線路35,36とに加えて、入力回路を備えている。入力回路には、入力端子Tinと、DC阻止キャパシタ49と、主信号線路42と、主信号線路42の途中から分岐する入力側バイアス供給回路50とが設けられている。入力側バイアス供給回路50には、短絡スタブ43と、入力側バイパスコンデンサ44と、第1,第2の伝送線路45,46と、バイアス端子Tvdとを備えている。そして、第2の伝送線路46は、図11に示す第2の伝送線路36と同じ構造を有している。なお、Hbiは短絡スタブ33,43を高周波において短絡処理するためのバイアホール、51,52は開放スタブである。

[0085]

図13は、図23に示す従来のMMIC全体の平面構造例を概略的に示すプロック図である。同図に示すように、MMICは、能動素子(増幅用MESFET)111と、出力端子Tout と、主信号線路112と、DC阻止キャパシタ118と、短絡スタブ113と、第1のバイパスコンデンサ114と、バイアス端子Tvdと、伝送線路115a,115bと、RC直列回路123(安定化回路)の抵抗体121及び第3のバイパスコンデンサ122とに加えて、入力回路を備えている。入力回路には、入力端子Tinと、DC阻止キャパシタ138と、主信号線路132と、主信号線路132の途中から分岐する入力側バイアス供給回路130とが設けられている。入力側バイアス供給回路130には、短絡スタブ133と、入力側バイパスコンデンサ134と、伝送線路135と、安定化回路の抵抗体141及び第3のバイパスコンデンサ142とバイアス端子Tvdとが設けられている。なお、Hbiは短絡スタブ113,133を高周波において短絡処理す

るためのバイアホール、151,152は開放スタブである。

[0086]

図13と図12とを比べるとわかるように、本発明の伝送線路(第2の伝送線路36,56)をバイアス供給回路40に用いることにより、寄生発振や高周波電力の漏洩を抑制しつつ、MMIC(集積回路装置)全体の占有面積の低減つまり小型化を実現することができる。

[0087]

図12に示す例では、図11に示す第2のバイパスコンデンサ37は、MMI C内に組み込まれていないが、第2のバイパスコンデンサ37をMMIC内に組 み込んでもよい。

[0088]

なお、多段増幅器においては、入力回路,段間回路,出力回路のいずれにおいても、本発明の伝送線路(図1,図7及び図9参照)を使用することが可能である。

[0089]

また、本発明の半導体集積回路装置は、第4の実施形態で説明した高周波増幅器に限定されるものではなく、広く、ミキサ(混合器),周波数逓倍器,スイッチ,アッテネータ,分周器,直交変調器などの高周波信号を使用するデバイスに適用することができる。

[0090]

また、能動素子としては、電界効果トランジスタ, ヘテロ接合バイポーラトランジスタなどが使用可能である。

[0091]

- 実施例 7 -

ここで、本発明のMMICの実施例7として、以下の構成を有する1段増幅器を作成した。

[0092]

能動素子11には、ゲート長 0.2μ mのT型ゲートA1GaAs/InGaAsへテロ接合FET(ゲート幅 $Wg=100\mu$ m)を用いた。誘電体膜2を厚

[0093]

そして、設計周波数を25GHzから27GHzとして本実施例の増幅器の設 計を行なった。増幅器のドレイン側回路(出力回路)には、短絡スタブ整合回路 を使用し、スタブの先端を 0. 5 p F のバイパスコンデンサを介してバイアホー ルへ接続し短絡処理した。該バイアホールは、ガリウム砒素基板を貫通しており 、裏面の接地導体と接続されている。また、バイパスコンデンサの上部電極の一 部は20μmの幅で分岐し、バイアス供給回路の伝送線路の信号配線に接続した 。バイパスコンデンサの容量値0.5pFは設計周波数帯域の信号をRFショー トとするに十分な値なので、設計帯域においては増幅器からバイアス供給回路は オープンとなっている。信号配線長、容量抵抗体層長はともに300μmとし、 信号配線幅,容量抵抗体層幅はそれぞれ30μm、80μmとした。容量抵抗体 層の片側にバイアホールを一箇所設けて容量抵抗体層と接続し、容量抵抗体層を 短絡処理した。なお、容量抵抗体層と接続されたバイアホールと、短絡スタブを 短絡処理したバイアホールとは同一とした。バイアス供給回路は、一辺80μm の正方形状のバイアス端子で終端され、多層セラミック基板上に形成された増幅 器外部のバイアス供給回路とはワイヤボンディングで接続した。増幅器の外部の バイアス供給回路では100pFのチップコンデンサにより低周波帯域を短絡処 理した。増幅器は、25GHzから27GHzで9.2dBの小信号利得を得た 。また、全周波数帯域で安定係数Kが1を超え、安定動作が確認された。増幅器 の外部のバイアス供給回路において電源からバイアス端子までの配線の電気長、 特性インピーダンス、接続するワイヤの長さ、本数を変更しても安定係数Kに変 化は無かった。

[0094]

一比較例2-

一方、比較例2として、実施例7の高周波増幅器の構成要素から容量抵抗体層 (図1に示す容量抵抗体層4)を除いた図11に示す構造を有する高周波増幅器 を製造した。

[0095]

図14は、実施例7の増幅器と比較例2の増幅器の安定係数Kの周波数依存性を比較して示すデータである。図中、破線は実施例7の増幅器の特性を、実線は比較例2の増幅器の特性を示している。同図からわかるように、本発明の構造を採用した実施例7の増幅器では、安定特性が得られているのに対し、比較例2の増幅器の安定係数Kは、16GHzでは0.91、20GHzでは0.61と1未満の値となり、安定動作を保証することが困難であった。

[0096]

そして、比較例 2 の増幅器について、多層セラミック基板上に形成された外部バイアス供給回路上における、ワイヤから電源までの配線長を2 mm、配線線路の特性インピーダンスを 75Ω として、発振動作の有無を調べた。そして、このときには未発振動作した80 個の増幅器について、配線長を5 mmに変更すると、80 個の増幅器中の32 個の増幅器が発振を起こした。また、上記未発振動作した80 個の増幅器中の9 個の増幅器が配線の特性インピーダンスを 40Ω へと変更しただけで発振を起こした。

[0097]

さらに、比較例 2 の増幅器について、バイアス端子の接続のために使用したボンディングワイヤ長を 0.5μ mに設定し、各端子につき直径 50μ mのワイヤー本で接続を行なった状態で未発振動作した 80 個の増幅器について、ボンディングワイヤ長を 1μ mに変更すると、40 個の増幅器が発振した。また、上記未発振動作した 80 個の増幅器について、ワイヤの接続本数を 2 本に変更すると、80 個中の 12 個の増幅器が発振した。

[0098]

また、増幅器の3GHzから6.5GHz程度の低周波帯域における安定係数 Kを比較すると、実施例7の増幅器では6以上の値が得られて安定動作している のに比べ、比較例2の増幅器では1未満の値となり不安定であった。さらに、比較例2の増幅器について100個製造したうちの20%が能動素子の特性ばらつきにより、5GHz付近の周波数帯域で発振を起こした。

[0099]

以上の比較より、本実施形態のMMICにより、MMIC内の短絡スタブ回路からバイアス供給回路へ漏洩する高周波信号を減衰させることが可能となったため、バイアス供給回路の外部に接続される外部バイアス供給回路のインピーダンス変化が増幅器特性に与える影響を減じることが可能となり、より安定な増幅器動作という有利な効果が得られたことが分かる。

[0100]

図15は、実施例7の増幅器と比較例2の増幅器の小信号利得の周波数依存性を比較して示す図である。同図において、破線は実施例7の増幅器の特性を、実線は比較例2の増幅器の特性を示している。比較例2の増幅器では不要帯域である4GHzから7GHzで不要な利得が得られたが、実施例7の増幅器では19.5GHz未満の低周波帯域(不要帯域)における利得は正の値をとらず、本実施形態の構造の採用により、低周波帯域の不要利得の低減という有利な効果が得られたことが分かる。また、比較例2の増幅器では20GHz付近の周波数で設計周波数帯域(25~27GHz)における利得を上回る10dB以上の利得が得られたが、実施例7の増幅器では20GHzの利得は0dBであり、この帯域においても、本構造の採用により不要利得の低減という有利な効果が得られたことが分かる。

[0101]

一比較例3-

また、図22に示す構造, つまり直列抵抗(抵抗体119)が挿入されたバイアス供給回路を有する比較例4の増幅器を作成した。

$[0\ 1\ 0\ 2\]$

図16は、実施例7の増幅器と比較例3の増幅器の安定係数Kの周波数依存性 を比較して示す図である。図17は、実施例7の増幅器と比較例3の増幅器の小 信号利得の周波数依存性を比較して示す図である。ここで、能動素子の駆動電圧 を極端に低下させないために、抵抗体119の抵抗値R1=20Ωとした。

[0103]

同図に示すように、比較例3の増幅器の安定係数Kは、 $5\,GHz$ から $1\,0\,GHz$ 付近の低周波帯域、および、 $2\,0\,GHz$ 以上の帯域で、実施例7の増幅器の特性を大きく下回り、安定度が劣化した。ここで、比較例3の増幅器の安定係数Kは、 $5\,GHz$ から $1\,0\,GHz$ においては $1\,E$ 上回っているため大きな不具合は生じないが、 $2\,0\,GHz$ 以上の帯域では $1\,E$ 下回っており安定動作に大きな不具合が生じてしまった。

[0104]

比較例3の増幅器では、バイアス供給回路を通過して外部回路へ漏洩する高周 波信号は、直列に挿入された抵抗体119によって広帯域に一定量に近い減衰を 受ける。それに対し、実施例7の増幅器内のバイアス供給回路においては、高周 波信号の漏洩信号に対して減衰を与える要素は、信号配線3と容量抵抗体層4(図1参照)とが相対向している領域に沿って空間的に分布した分布定数回路8図 3(b)参照)なので、漏洩信号の中でも高周波になればなるほど減衰量が増加 する。よって、図22に示す第1のバイパスコンデンサ114により完全にショ ートされない漏洩信号のうち最も高い周波数成分に対して安定度の向上を図るこ とは比較例3の増幅器では困難だが、実施例7の増幅器では容易である。

[0105]

また、比較例3の増幅器でも、低周波帯域での不要利得の低減の効果はある程度得られるが、6 G H z での小信号利得は - 1 d B あった。実施例7の増幅器におけるこの帯域での小信号利得は - 8 d B 程度であり、挿入される抵抗体119の抵抗値を大きく設定できない条件下での比較例3の増幅器では、不要利得を効果的に抑制することが困難なことが分かった。また、図22に示される比較例3の増幅器においては、不要利得の低減の効果を得るために挿入される抵抗体119の抵抗値を大きく設定すると、バイアス端子T vdから能動素子111へ印加される電圧が低下してしまい、出力低下をまねいてしまうことはいうまでもない。比較例3の増幅器の25G H z における飽和出力は16.2 d B m であって、実施例7の増幅器の25G H z での飽和出力16.6 d B m と比較すると0.4 d

Bだけ低くなっている。これは、比較例3の増幅器においては、バイアス供給回路への抵抗体119の挿入によって能動素子111の駆動電圧が降下したためである。

[0106]

以上のように、比較例3の増幅器と実施例7の増幅器の特性比較より、本発明 の構造の採用により、能動素子の駆動電圧を低下させることなく、不要利得低減 、安定度向上という有利な効果を得ることが可能であることが示された。

[0107]

一比較例4-

また、図23に示すRC直列回路123によって高周波信号を並列に短絡処理 したバイアス供給回路120Cを備えた比較例4の増幅器を作成した。

[0108]

図18は、実施例7の増幅器と比較例4の増幅器の安定係数Kの周波数依存性を比較して示す図である。図19は、実施例7の増幅器と比較例4の増幅器の小信号利得の周波数依存性を比較して示す図である。ここで、RC直列回路123の回路定数としてR=10Ω、C=10pFを選択している。

[0109]

図19に示すように、比較例4においても、低周波領域における利得の大きな抑制効果が得られた。また、図18,図19に示すように、比較例4の増幅器においては、数GHz程度の低周波帯域における不要利得抑制、安定度向上について、ともに実施例7の増幅器と同程度の効果が得られている。しかし、MIMキャパシタで10pFの容量値を得るために210μm角の面積が必要となり(図13に示すキャパシタ122)、さらに短絡処理回路にバイアホール(図13に示すバイアホールHbi1)が必要となり、さらに10Ωの抵抗をメサ抵抗(図13に示す抵抗体121)によって実現するためにも回路面積が必要となり、回路レイアウトを大きく制限することになった。一方、実施例7の増幅器のレイアウトにおいては、比較例2の増幅器のレイアウトと比較して、誘電体膜2を介して信号配線3の直下に容量抵抗体層4を設け、その近辺にバイアホールを配置するだけでよく、レイアウトに対する制限は緩和されて同様の効果が得られている。

[0110]

以上の比較より、本発明の構造の採用により、増幅器を構成する半導体集積回 路装置の回路面積を増大することなく、不要利得の低減、安定度の向上という有 利な効果を、実現できることが示された。

[0111]

また、比較例4の増幅器においては、バイパスコンデンサ間や、バイアス供給 回路を構成する伝送線路は、誘電体基板及び誘電体膜から構成される回路基板を 基板とする通常のマイクロストリップ線路であり、基板上面の空気層への電界の 分布が多く、周辺回路との結合が起こりやすいという難点もあり、回路コンポー ネントの配置によっては、意図せぬ回路同士の間の電磁的結合に起因するものと 考えられる発振が生じるおそれがある。

[0112]

それに対し、本発明の特徴であるバイアス供給回路の第2の伝送線路36(図11参照)においては、信号配線3と容量抵抗体層4との間の間隔が短く設定されているので、伝送線路の特性インピーダンスが低くなっており、電界分布は誘電体膜2に集中し、周辺回路との電磁的結合を大きく低減することが可能となる。よって、実施例7の増幅器においては、回路コンポーネントの配置を変更しても、高周波特性に変化を生じないという有利な効果も得られた。

$[0\ 1\ 1\ 3\]$

以上の比較より、本発明の構造を採用することにより、能動素子の駆動電圧を 低下させることなく、不要利得低減、安定度向上という有利な効果を、回路面積 を占有せずに得ることが可能であることが明らかとなった。

$[0\ 1\ 1\ 4]$

- 実施例7 b 及び比較例2 b ~ 4 b -

本発明の実施例7の増幅器の構成を2段増幅器において採用して、前後段の能動素子を駆動するためのバイアス供給回路を実施例7に示すバイアス供給回路とした実施例7bの増幅器を作成した。また、比較例2~4の増幅器の構成を2段増幅器において採用して、前後段の能動素子を駆動するためのバイアス供給回路を各比較例のバイアス供給回路とした比較例2b~4bの増幅器をそれぞれ作成

した。この場合、比較例 2 b , 3 b の増幅器においては 2 0 G H z で発振が起こったが、実施例 7 b 及び比較例 4 b の増幅器においては発振が生じなかった。 2 段増幅器の後段能動素子から出力された信号が増幅器内部で共有されたバイアス供給回路を介して前段能動素子へ帰還する帰還信号の位相は、前後段の各短絡スタブの電気長の和と、各段のバイアス供給回路の伝送線路の電気長の和に依存する。作成した実施例 7 b 及び比較例 2 b ~ 4 b の増幅器においては、この電気長の和が、 2 0 G H z に対して半波長に近い値になっており、後段の能動素子からの出力が前段の能動素子へ正帰還の位相で入力する条件になっていた。比較例 2 b の増幅器で生じた発振現象は、正帰還信号に全く減衰が生じなかったことに起因するものと理解することができる。また、比較例 3 b の増幅器においても、バイアス供給回路において正帰還信号が受ける減衰量が不足していたために発振が起こったものと理解される。

[0115]

一方、実施例7bの増幅器と比較例4bの増幅器とは、構造こそ互いに異なるものの、バイアス供給回路へ漏洩する不要周波数帯域の信号に対して損失を与える機能はいずれも有しているので、後段能動素子から前段能動素子への帰還信号が減衰したために発振が起こらなかったものと理解される。また、回路が占有する面積という視点から実施例7bの増幅器と比較例4bの増幅器を比較すると、比較例4bの増幅器は10pFの大容量なバイパスコンデンサが前段後段に別個に必要となり大きな回路面積を必要とするが、実施例7bの増幅器においては大容量のバイパスコンデンサは不要であり、占有面積の削減を図りつつ、安定動作を確保することができるという本発明の有利な効果が明らかとなっている。

[0116]

したがって、本発明の伝送線路を、増幅器等の半導体集積回路装置内のバイアス供給回路に設定することにより、能動素子の駆動電圧を降下させることなく、かつ、半導体集積回路装置の占有面積の増大を抑制しつつ、バイアス供給回路が接続される半導体集積回路装置の外部のバイアス供給回路のインピーダンス変化による特性変化を抑制し、不要利得の低減、安定度の向上といった有利な効果を得ることができる。

[0117]

特に、本発明の半導体集積回路装置は、ミリ波通信システムへと半導体集積回路装置の用途を拡大する上で寄与するところが大である。

[0118]

なお、上記各実施形態や実施例においては、誘電体基板としてGaAs基板を用いたが、本発明はかかる実施形態に限定されるものではなく、GaN基板, InP基板を用いてもよい。また、誘電体基板として、酸化物などからなる絶縁体基板を用いてもよい。さらに、「誘電体基板」や「半導体基板」という語句は、必ずしも厳密な意味で用いられていない。GaAs基板は、「半絶縁性基板」といわれることもあり、不純物をドープすると半導体基板として機能する。よって、本発明の基板としては、高周波線路の基本構造に応じて各種の基板を用いることができる。

[0119]

【発明の効果】

本発明の伝送線路又はこれを配置した半導体集積回路装置によると、直流信号を減衰することなく、高周波信号の特に高周波成分を効率よく減衰することができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態の伝送線路の構成を概略的に示す断面図である。

【図2】

実施例1の伝送線路の通過損失の周波数依存特性を示すデータである。

【図3】

(a), (b)は、それぞれ順に、従来の伝送線路と本発明の伝送線路との等価回路図である。

【図4】

実施例2の伝送線路の通過損失の周波数依存性を示すデータである。

【図5】

実施例3の伝送線路の通過損失の周波数依存性を示すデータである。

【図6】

実施例4における伝送線路の通過損失の周波数依存性を示すデータである。

【図7】

第2の実施形態の伝送線路の構造を示す断面図である。

【図8】

第2の実施形態の実施例(実施例5)における伝送線路の通過損失の周波数依存性を示すデータである。

【図9】

本発明の第3の実施形態の伝送線路の構成を概略的に示す断面図である。

【図10】

第3の実施形態の実施例(実施例6)における伝送線路の通過損失の周波数依存性を示すデータである。

【図11】

本発明の第4の実施形態における半導体集積回路(MMIC)中の出力回路及びバイアス回路の構成を示すブロック回路図である。

【図12】

第4の実施形態に係るGaAs系MMICである1段の増幅器全体の平面構造例を概略的に示すブロック図である。

【図13】

図23に示す従来のMMIC全体の平面構造例を概略的に示すブロック図である。

【図14】

実施例7の増幅器と比較例2の増幅器の安定係数Kの周波数依存性を比較して 示すデータである。

【図15】

実施例7の増幅器と比較例2の増幅器の小信号利得の周波数依存性を比較して 示す図である。

【図16】

実施例7の増幅器と比較例3の増幅器の安定係数Kの周波数依存性を比較して

示す図である。

【図17】

実施例7の増幅器と比較例3の増幅器の小信号利得の周波数依存性を比較して 示す図である。

【図18】

実施例7の増幅器と比較例4の増幅器の安定係数Kの周波数依存性を比較して示す図である。

【図19】

実施例7の増幅器と比較例4の増幅器の小信号利得の周波数依存性を比較して 示す図である。

【図20】

(a), (b)は、それぞれ一般的なマイクロストリップ線路,コプレーナ線路の構造を概略的に示す断面図である。

【図21】

第1の従来の高周波増幅器として機能するモジュール中の出力側の回路構成を 示すブロック回路図である。

図22】

共振のQ値低減のための構造を付加した第2の従来の高周波増幅器中の出力側の回路構成を示すブロック回路図である。

【図23】

文献に開示される、共振のQ値低減のための別の構造を付加した第3の従来の 高周波増幅器中の出力側の回路構成を示すブロック回路図である。

【符号の説明】


- 1 誘電体基板
- 2 誘電体層
- 3 信号配線
- 4 容量抵抗体層
- 5 接地導体
- 6 貫通電極

- 10 主信号回路
- 11 接地導体
- 12 はんだ
- 13 外部高周波グラウンド
- 21 容量抵抗体
- 31 能動素子
- 32 主信号線路
- 33 短絡スタブ
- 34 第1のバイパスコンデンサ
- 35 第1の伝送線路
- 36 第2の伝送線路
- 37 第2のバイパスコンデンサ
- 38 DC阻止キャパシタ
- 39 外部バイアス供給回路
- 40 バイアス供給回路
- 42 主信号線路
- 43 短絡スタブ
- 44 入力側バイパスコンデンサ
- 45 第1の伝送線路
- 46 第2の伝送線路
- 50 入力側バイアス供給回路
- 51 開放スタブ
- 52 開放スタブ




図面

[図1]




【図2】




【図3】







(b)




【図4】




[図5]




【図6】









【図8】




【図9】








【図11】






【図12】







【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】







【図21】



【図22】







【書類名】

要約書

【要約】

【課題】 高周波電力の減衰機能の優れた伝送線路及びこれを配置した半導体集 積回路装置を提供する。

【解決手段】 伝送線路は、誘電体基板1と、誘電体基板1の上面上に設けられた誘電体膜2と、誘電体膜2の上面上に設けられた信号配線3と、誘電体基板1と誘電体膜2との間に介在し信号配線3とは誘電体膜2を挟んで対向する容量抵抗体層4と、誘電体膜2の上面上に設けられ、信号配線3と所定の間隙を隔てて対向する1対の接地導体5と、誘電体膜2を貫通して容量抵抗体層4と接地導体5とを互いに接続する貫通電極6とを備えている。容量抵抗体層4は、接地導体5よりも導電率が低い材料によって構成されている。信号配線3は、キャパシタと抵抗との直列回路が多数個並列に配置された分布定数回路になり高周波電力の減衰機能が得られる。

【選択図】 図1

特願2002-224651

出願人履歴情報

識別番号

[000005821]

() L

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月28日 新規登録 大阪府門真市大字門真1006番地 松下電器産業株式会社